Русская Википедия:IP-cores
IP-ядра (Шаблон:Lang-en), IP-блоки (IP — Шаблон:Lang-en), СФ-блоки (СФ — сложные функциональные), VC (Шаблон:Lang-en — виртуальные компоненты) — готовые блоки для проектирования микросхем (например, для построения систем на кристалле).
Различают три основных класса блоков:
- программные IP-блоки (Шаблон:Lang-en) — блоки, специфицированные на языке описания аппаратуры;
- схемотехнические блоки (Шаблон:Lang-en) — блоки, специфицированные на схемотехническом уровне, без привязки к конкретной топологической реализации;
- физические (топологические) блоки (Шаблон:Lang-en) — блоки, специфицированные на физическом уровне реализации СБИС (например, GDSII для ASIC).
Hard IP-Core — сложнофункциональный блок, передаваемый потребителю в виде законченной схемотехнической конструкции, разработанной на основе базы данных и оптимизированной по размерам, потребляемой мощности и электрическим характеристикам.
В FPGA (ПЛИС) под Hard IP-Core понимают специализированные области кристалла, выделенные для определённых функций. В этих областях реализованы блоки неизменной структуры, спроектированные по методологии ASIC (как области типа БМК или схемы со стандартными ячейками), оптимизированные для заданной функции и не имеющие средств её программирования[1]. В случае использования данного вида ядер размер площади, используемой на кристалле, сокращается, улучшаются характеристики быстродействия, но происходит потеря универсальности.
Примечания
См. также
- Программируемая пользователем вентильная матрица
- ASIC
- Система на кристалле
- Базовый матричный кристалл
- VHDL
- Xilinx
Ссылки
- Open cores (LGPL)
- Altera cores
Шаблон:Comp-stub Шаблон:Rq Шаблон:Нет иллюстрации Шаблон:Нет ссылок
