Русская Википедия:Xeon Phi

Материал из Онлайн справочника
Перейти к навигацииПерейти к поиску

Шаблон:Карточка центрального процессора Шаблон:Переписать Xeon Phi — семейство x86 процессоров североамериканской корпорации Intel с большим количеством процессорных ядер. Данные процессоры предназначены для использования в суперкомпьютерах, серверах и высокопроизводительных рабочих станциях[1]. Архитектура процессоров позволяет использовать стандартные языки программирования и технологии OpenMP.[2][3]

Изначально разработаны на основе экспериментальных видеоускорителей Intel для вычислений (GPGPU) (проекты Larrabee 2006 и Intel MIC 2010 года)[4]. В отличие от других GPGPU (в частности Nvidia Tesla), в процессорах Xeon Phi используется x86-совместимое ядро, не требующее переписывания программ на специальные языки (CUDA, OpenCL)[4].

Первоначально представлены в 2012 году в виде карт расширения PCIe (Knights Corner, 22 нм).
Продукты второго поколения Knights Landing (14 нм) анонсированы в 2013 году[5] и появились в 2016 году и представляют собой процессор для установки в серверный сокет LGA3647 (являются центральным процессором).

Файл:Tianhe-2.jpg
Суперкомпьютер Tianhe-2, использовавший ускорители Xeon Phi

В июне 2013 суперкомпьютер Tianhe-2 из NSCC-GZ (Китай) стал быстрейшим в мире[6]. Он использовал сопроцессоры Intel Xeon Phi и центральные процессоры Xeon (Ivy Bridge-EP) для достижения 33.86 петафлопсов.[7]

Продукты Xeon Phi ориентированы на рынок, в котором также используются сопроцессоры Nvidia Tesla и AMD Radeon Instinct.

История

Предпосылки

Шаблон:See also Микроархитектура Larrabee (разрабатывалась с 2006 года[8]) ввела применение очень широких векторных АЛУ (512-разрядные SIMD) в микропроцессоры с архитектурой x86. Также в ней применялась кольцевая шина для обеспечения когерентности кэшей и для связи с контроллером памяти. Каждое ядро Larrabee могло исполнять 4 потока. Также Larrabee имели некоторые блоки, специфичные для видеоускорителей (GPU), в частности, текстурный блок.[9] От планов производить GPU для рынка ПК, основанный на исследованиях проекта Larrabee, отказались в мае 2010.[10]

В другом исследовательском проекте Intel была реализована архитектура x86 на многоядерном процессоре — Single-chip Cloud Computer (прототипы представлены в 2009 году[11]), предназначенном для облачных вычислений. Одна микросхема имела 48 независимых ядер с индивидуальным управлением частотой и напряжением. Для связи ядер использовалась сеть с ячеистой структурой (mesh). В проекте не поддерживалась когерентность кэшей.[12]

Teraflops Research Chip (прототип представлен в 2007 году[13]) — экспериментальный 80-ядерный микропроцессор. Каждое ядро содержало 2 АЛУ для обработки вещественных данных. Размер машинной команды — 96 бит (VLIW). Проект смог достичь 1,01 тераFLOPS на частоте 3,16 ГГц и при потреблении 62 Вт электроэнергии.[14][15]

Knights Ferry

Шаблон:Anchor Первое поколение процессоров на базе архитектуры Intel MIC под кодовым названием Knights Ferry.[16]

Прототип Intel MIC — плата расширения Knights Ferry, основанная на процессоре Aubrey Isle. Анонсирован 31 мая 2010 года. Заявлено, что продукт является продолжением работ по проектам Larrabee, Single-chip Cloud Computer и другим исследовательским проектам.[17]

Карта с интерфейсом PCIe имеет 32 ядра, in-order, с частотами до 1,2 ГГц, исполняющих 4 потока на каждом ядре. На карте установлено 2 ГБ памяти GDDR5,[18]. Микропроцессор имеет 8 МБ когерентного кэша L2 (256 кБ на ядро; L1 — 32 кБ на ядро).[19] Максимальная потребляемая мощность около 300 Вт,[18] использует 45 нм техпроцесс.[20] В чипе Aubrey Isle используется кольцевая шина шириной в 1024 разряда (по 512 бит в каждом направлении), соединяющая процессоры и оперативную память.[21] Одна плата имеет производительность более 750 ГигаFLOPS[20] (в прототипе реализована только работа с 32-разрядными плавающими[22], за такт каждое ядро выполняет до 16 операций[19]).

Прототипы использовались в CERN, Korea Institute of Science and Technology Information (KISTI) и Leibniz Supercomputing Centre. Среди производителей аппаратного обеспечения для прототипов были названы IBM, SGI, HP, Dell.[23]

Knights Corner

Шаблон:Anchor Второе поколение процессоров на базе архитектуры Intel MIC под кодовым названием Knights Corner.[16]

Ожидается, что линия продуктов Knights Corner будет выполнена с использованием 22 нм техпроцесса, с применением трехзатворных транзисторов (Intel Tri-gate). Ожидается что микросхема будет содержать более 50 ядер, и что на её базе будут созданы коммерчески доступные продукты.[17][20]

В июне 2011 года SGI объявила о партнерстве с Intel в целях использования продуктов с архитектурой MIC в своих решениях для высокопроизводительных вычислений (HPC).[24] В сентябре 2011 года Texas Advanced Computing Center (TACC) объявил об использовании карт Knights Corner в проектируемом суперкомпьюетере «Stampede» с планируемой производительностью в 8 петаFLOPS.[25] Согласно публикации «Stampede: A Comprehensive Petascale Computing Environment» чипы MIC второго поколения (Knights Landing) будут добавлены в суперкомпьютер позже и увеличат пиковую производительность до 15 петаFLOPS.[26]

15 ноября 2011 года Intel продемонстрировала ранние инженерные образцы процессора Knights Corner.[27][28]

5 июня 2012 года Intel опубликовала исходный код ПО MPSS (Linux, GCC, GDB) и документацию на Knights Corner.[29]

В июне 2012 года Cray анонсировал, что будет использовать 22-нм 'Knight’s Corner' (под брендом 'Xeon Phi') в качестве сопроцессоров в высокопроизводительных системах 'Cascade'.[30][31]

На конференции ISC в июне 2012 микропроцессор Knight Corner был переименован в Xeon Phi[32][33].

Knights Landing

Шаблон:Anchor Третье поколение процессоров на базе архитектуры Intel MIC под кодовым названием Knights Landing[16][26].

Эти процессоры изготавливаются с использованием 14-нм техпроцесса компании Intel, с применением технологии трехзатворных транзисторов («3-D tri-gate») второго поколения. Продукты этого поколения могут использоваться как в качестве сопроцессора на базе PCIe карт расширения, так и в качестве центрального процессора (CPU), которые устанавливаются непосредственно в сокет материнских плат. В виде центрального процессора сочетают в себе всю функциональность классического основного процессора и одновременно функциональность специализированных сопроцессоров. Это избавит от сложностей программирования передачи данных по PCIe, а также значительно увеличит вычислительную плотность и производительность на ватт в данном классе процессоров. Во всех типах процессоров этого поколения значительно увеличится пропускная способность памяти путём внедрения комплексной многоуровневой интегрированной памяти. Это устранит «узкие места» предыдущего поколения, увеличит производительность для высокопроизводительных вычислений, и позволит в полной мере использовать имеющиеся вычислительные мощности[34].

В 2013 году были представлены некоторые подробности про 72-ядерную систему Knights Landing с ядрами на базе модифицированной микроархитектуры Atom с добавлением AVX-512[35].

В ноябре 2015 года компания Intel продемонстрировала кремниевую пластину и первые образцы чипов Knights Landing. Также стали известны основные подробности об архитектуре и характеристиках чипов, в частности, что в Knights Landing реализован интерфейс высокопроизводительной сети Intel Omni-Path первого поколения[36][37][38].

Knights Hill

Шаблон:Anchor Четвёртое поколение процессоров на базе архитектуры Intel MIC под кодовым названием Knights Hill[16].

Будет базироваться на 10-нанометровом техпроцессе и использовать второе поколение межпроцессорного интерфейса Omni-Path[36].

Knights Mill

Шаблон:Anchor Knights Mill, следующее поколение Xeon Phi, оптимизирован для ускорения задач глубокого обучения,[39] первоначально выпущен в декабре 2017 года.[40] Почти идентичен по техническим характеристикам Knights Landing, включает в себя оптимизацию для лучшего использования инструкций AVX-512 и обеспечивает 4 потока на ядро.

Xeon Phi

18 июня 2012 года Intel заявила что будет использовать бренд «Xeon Phi» для всей линейки продуктов, созданных на базе Intel MIC.[41][42][43][44][45]

В сентябре 2012 было объявлено о создании суперкомпьютера Stampede с использованием более 6400 процессоров Xeon Phi в Texas Advanced Computing Center.[46] Планируется, что Stampede будет иметь производительность около 10 петафлопс.[46][47]

В ноябре 2012 года Intel анонсировала два семейства сопроцессоров Xeon Phi: Xeon Phi 3100 и Xeon Phi 5110P.[48][49][50] Процессоры Xeon Phi 3100 имеют производительность более 1 терафлопса (при работе с числами двойной точности), пропускную способность памяти в 240 ГБ/с и тепловыделение не выше 300 Вт.[48][49][50] Семейство Xeon Phi 5110P сможет исполнять до 1,01 терафлопс (двойной точности), работать с памятью со скоростью в 320 ГБ/с и выделять не более 225 Вт.[48][49][50] Производиться Xeon Phi будет по технологии 22 нм.[48][49][50] Цена Xeon Phi 3100 составит менее 2000 долларов США, а Xeon Phi 5110P будет стоить 2649 долларов.[48][49][50][51]

Характеристики

В основе архитектуры Intel MIC лежит классическая архитектура x86,[20] на ускорителе исполняется ОС Linux[52]. Для программирования MIC предполагается использовать OpenMP, OpenCL,[53] Intel Cilk Plus, специализированные компиляторы Intel Fortran, Intel C++. Также предоставляются математические библиотеки.[54]

От Larrabee унаследованы набор команд x86, 512-битные векторные АЛУ (до 16 операций над float или до 8 операций над double в инструкции), когерентный L2 кэш размером 512 КБ на ядро[55], и сверхширокая кольцевая шина для связи ядер и контроллера памяти.

Описание набора команд Intel MIC опубликовано на официальном сайте[56].

Продажи начались в январе 2013 года.[57]

См. также

Примечания

Шаблон:Примечания

Ссылки

Шаблон:Процессоры Intel

  1. Анонсирован выпуск сопроцессоров Intel Xeon Phi Шаблон:Webarchive.
  2. Шаблон:Cite web
  3. Шаблон:Книга
  4. 4,0 4,1 Шаблон:Cite web
  5. Шаблон:Статья
  6. Шаблон:Cite web
  7. Шаблон:Cite web
  8. Шаблон:Citation Шаблон:Cite web
  9. Источники:
  10. Шаблон:Citation Шаблон:Cite web
  11. Шаблон:Citation Шаблон:Cite web
  12. Шаблон:Citation Шаблон:Cite web
  13. Шаблон:Citation Шаблон:Cite web
  14. Шаблон:Citation Шаблон:Cite web
  15. Шаблон:Citation Шаблон:Cite web
  16. 16,0 16,1 16,2 16,3 Шаблон:Cite web
  17. 17,0 17,1 Источники:
  18. 18,0 18,1 Шаблон:Citation Шаблон:Cite web
  19. 19,0 19,1 Шаблон:Citation Шаблон:Cite web
  20. 20,0 20,1 20,2 20,3 Шаблон:Citation Шаблон:Cite web
  21. Шаблон:Citation Шаблон:Cite web
  22. Шаблон:Citation Шаблон:Cite web
  23. Шаблон:Citation Шаблон:Cite web
  24. Шаблон:Citation Шаблон:Cite web
  25. Шаблон:Citation Шаблон:Cite web
  26. 26,0 26,1 Шаблон:Cite web
  27. Шаблон:Citation
  28. Шаблон:Citation Шаблон:Cite web
  29. Шаблон:Citation Шаблон:Cite web
  30. Шаблон:Citation Шаблон:Cite web
  31. Шаблон:Citation Шаблон:Cite web
  32. Шаблон:Citation Шаблон:Cite web
  33. Шаблон:Citation Шаблон:Cite web
  34. Шаблон:Cite web
  35. Шаблон:Cite web
  36. 36,0 36,1 Шаблон:Cite web
  37. Шаблон:Cite web
  38. Шаблон:Cite web
  39. Шаблон:Cite news
  40. Шаблон:Cite news
  41. Шаблон:Cite news
  42. Шаблон:Cite news
  43. Шаблон:Cite news
  44. Шаблон:Cite news
  45. Шаблон:Cite news
  46. 46,0 46,1 Шаблон:Cite news
  47. New Book Offers Insight into Coding for Intel Xeon Phi Шаблон:Wayback // InsideHPC, 29.03.2013: «…the Stampede supercomputer at the Texas Advanced Computing Center in Austin. Stampede is currently ranked number seven on TOP500, with over 6400 Intel Xeon Phi coprocessors.»
  48. 48,0 48,1 48,2 48,3 48,4 Шаблон:Cite news
  49. 49,0 49,1 49,2 49,3 49,4 Шаблон:Cite news
  50. 50,0 50,1 50,2 50,3 50,4 Шаблон:Cite news
  51. Шаблон:Cite news
  52. Шаблон:Cite web
  53. Шаблон:Citation Шаблон:Cite web
  54. Шаблон:Citation Шаблон:Cite web
  55. Tesla vs. Xeon Phi vs. Radeon. A Compiler Writer’s Perspective Шаблон:Wayback // The Portland Group (PGI), CUG 2013 Proceedings
  56. Шаблон:Cite web
  57. Сопроцессоры Intel Xeon Phi представлены официально Шаблон:Webarchive // IXBT
  58. Шаблон:Cite web