Электроника:Цифровая электроника/Логические вентили/Транзисторно-транзисторная логика вентилей «ИЛИ-НЕ» и «ИЛИ»

Материал из Онлайн справочника
Перейти к навигацииПерейти к поиску

Перевод: Макаров В. (valemak) Контакты:</br>* Habr: @vakemak</br>* Сайт: www.valemak.com</br>Перевёл статей: 648.
Проверка/Оформление/Редактирование: Мякишев Е.А.


Транзисторно-транзисторная логика вентилей «ИЛИ-НЕ» и «ИЛИ»[1]

Анализ ТТЛ вентилей

Рассмотрим такую ТТЛ-схему и проанализируем её работу:

Рис. 1. Анализа вентильной ТТЛ-схемы.
Рис. 1. Анализа вентильной ТТЛ-схемы.

Транзисторы Q1 и Q2 расположены таким же образом, как и транзистор Q1 в других ТТЛ-схемах из предыдущих лекций. Вместо того, чтобы работать как усилители, и Q1 и Q2 используются как двухдиодные «управляющие» контуры. Заменим Q1 и Q2 на наборы диодов, чтобы это проиллюстрировать:

Рис. 2. Для анализа вентильной ТТЛ-схемы заменим Q1 и Q2 на пары управляющих диодов для наглядности.
Рис. 2. Для анализа вентильной ТТЛ-схемы заменим Q1 и Q2 на пары управляющих диодов для наглядности.

Если вход A оставить «плавающим» (другими словами, подключённым к VКК), ток будет проходить через базу транзистора Q3, насыщая его. Если вход A заземлён, этот ток отводится от базы Q3 через левый управляющий диод из «Q1», тем самым заставляя Q3 отключаться. То же самое можно сказать о входе B и транзисторе Q4: логический уровень входа B определяет проводимость Q4: там либо насыщение, либо отсечка.

Обратите внимание, как запараллелены транзисторы Q3 и Q4 через их выводы коллектора и эмиттера. По сути, эти два транзистора действуют как параллельные переключатели, пропуская ток через резисторы R3 и R4 в соответствии с логическими уровнями входов A и B. Если какой-либо вход находится на «высоком» (1) уровне, то хотя бы один из двух транзисторов (Q3 и/или Q4) будет насыщен (или будут насыщены оба), пропуская ток через резисторы R3 и R4, и включив конечный выходной транзистор Q5 для вывода «низкого» (0) логического уровня. В единственном случае, когда выход этой схемы может перейти в «высокое» (1) состояние – это если оба транзистора (одновременно и Q3 и Q4) отключены, что означает, что оба входа должны быть заземлены, другими словами, иметь «низкий» (0) логический уровень.

Таблица истинности вентиля «ИЛИ-НЕ»

Таким образом, таблица истинности для этой схемы эквивалентна таблице истинности логического элемента ИЛИ-НЕ:

Рис. 3. Таблица истинности вентиля ИЛИ-НЕ.
Рис. 3. Таблица истинности вентиля ИЛИ-НЕ.

Преобразование ТТЛ-схемы вентиля «ИЛИ-НЕ» в ТТЛ-схему вентиля «ИЛИ»

Чтобы превратить эту схему вентиля ИЛИ-НЕ в вентиль ИЛИ, нужно инвертировать выходной логический уровень с помощью другого транзисторного каскада, как мы это сделали в прошлом разделе с примером вентиля И-НЕ при преобразовании его в вентиль И:

Рис. 4. Вентиль ИЛИ с выходом с открытым коллектором.
Рис. 4. Вентиль ИЛИ с выходом с открытым коллектором.

Таблица истинности вентиля «ИЛИ»

Тут показаны таблица истинности и эквивалентная схема вентиля ИЛИ (на которой изображён вентиль ИЛИ-НЕ с инвертированным выходом):

Рис. 5. Таблица истинности вентиля ИЛИ и эквивалентная схема для него.
Рис. 5. Таблица истинности вентиля ИЛИ и эквивалентная схема для него.

Разумеется, в этих логических ТТЛ-схемах для ИЛИ-НЕ и ИЛИ можно использовать каскады с выходом «тотемный столб» (как это было для вентилей И-НЕ и И из прошлой лекции).

Итог

  • Вентиль ИЛИ можно создать, добавив каскад с инвертором к выходу вентиля ИЛИ-НЕ.

См.также

Внешние ссылки