Электроника:Цифровая электроника/Схемы последовательностей/Двоичная счётная последовательность

Материал из Онлайн справочника
Перейти к навигацииПерейти к поиску

Перевод: Макаров В. (valemak) Контакты:</br>* Habr: @vakemak</br>* Сайт: www.valemak.com</br>Перевёл статей: 656.
Проверка/Оформление/Редактирование: Мякишев Е.А.


Двоичная счётная последовательность[1]

Если взглянуть повнимательнее на четырёхбитную двоичную последовательность от 0000 до 1111, то можно заметить определённые закономерности в виде «периодических колебаний» битов между значениями 0 и 1:

Рис. 1. От 0000 до 1111.
Рис. 1. От 0000 до 1111.

Обратите внимание, как младший значащий бит или МЗБ (англ. LSB от Least Significant Bit, дословный перевод наименее значащий бит) переключается между 0 и 1 на каждом шага в счётной последовательности, в то время как частота переключения с 0 на 1 и обратно на каждом последующем разряде составляет половину от частоты предыдущего.

Старший значащий бит или СЗБ (англ. MSB от Most Significant Bit, дословный перевод наиболее значащий бит) переключается только один раз во всей последовательности из шестнадцати шагов: при переходе между 7 (0111) и 8 (1000).

Если бы мы хотели спроектировать цифровую схему для «счёта» в четырёхбитном двоичном формате, все, что нам нужно было бы сделать, — это спроектировать серию схем делителя частоты, каждая из которых делит частоту прямоугольного импульса на коэффициент 2:

Рис. 2. Цифровую схему для «счёта» в четырёхбитном двоичном формате нужно разработать так, чтобы частота переключения от младшего значащего бита (LSB) до старшего значащего бита (MSB) уменьшалась вдвое на каждом последующем разряде.
Рис. 2. Цифровую схему для «счёта» в четырёхбитном двоичном формате нужно разработать так, чтобы частота переключения от младшего значащего бита (LSB) до старшего значащего бита (MSB) уменьшалась вдвое на каждом последующем разряде.

JK-триггеры идеально подходят для этой задачи, потому что они имеют возможность «переключать» своё состояние выхода по команде тактового импульса, когда оба входа (и J, и K) установлены в «высокий» (1) уровень:

Рис. 3. Использование JK-триггера для «счёта» двоичных чисел.
Рис. 3. Использование JK-триггера для «счёта» двоичных чисел.

Если мы рассмотрим два сигнала (A и B) в этой схеме как представляющие два бита двоичного числа, причём сигнал A является младшим битом, а сигнал B — старшим битом, то увидим, что последовательность счёта обратная: от 11 до 10, затем до 01, затем до 00, после чего происходит возврат к значению 11.

Хотя «счёт» происходит не в привычном для нас направлении, но это уже хоть что-то!

В следующих разделах мы рассматрим различные типы схем счётчиков, все они созданы с помощью JK-триггеров и основаны на использовании режима работы триггера с тумблерным переключением.

Итог

  • Последовательность двоичного счёта следует шаблону деления частоты октавы: частота колебаний для каждого последующего бита, от МЗБ до СЗБ, в два раза меньше предыдущей. Другими словами, младший значащий бит колеблется с наивысшей частотой, за которым следует следующий бит, чья частота составляет половину от частоты младшего бита, частота следующего бита – половина частоты предыдущего бита и т. д.
  • «Считающие» в двоичной последовательности схемы могут быть построены с использованием JK-триггеры, установленные в режим «тумблерное переключение».

См.также

Внешние ссылки