Электроника:Цифровая электроника/Функции комбинационной логики/Неполный сумматор

Материал из Онлайн справочника
Перейти к навигацииПерейти к поиску

Перевод: Макаров В. (valemak) Контакты:</br>* Habr: @vakemak</br>* Сайт: www.valemak.com</br>Перевёл статей: 648.
Проверка/Оформление/Редактирование: Мякишев Е.А.


Неполный сумматор[1]

В качестве первого примера полезной комбинационной логики создадим устройство, складывающее вместе две двоичные цифры. Мы можем быстро вычислить, какими должны быть ответы при всех возможных входных данных:

0 + 0 = 0 0 + 1 = 1 1 + 0 = 1 1 + 1 = 102

Итак, нам понадобятся два входа (A и B) и два выхода (по одному на каждый бит в ответе, так как результат может оказаться двухразрядным двоичным числом). Выход для младшего разряда назовём Σ, потому что он представляет сумму, а выход старшего разряда назовём CСт., он представляет собой перенос разряда (в оригинале – COut от carry out, т.е. перенос вовне). Таблица истинности такова:

A B Σ CСт.
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1

Упрощение логических уравнений или построение карт Карно создадут ту же схему, что и показанную ниже, но давайте сначала внимательнее взглянем на результирующую таблицу выше. Столбец Σ — это наш старый знакомый – вентиль «Исключающее ИЛИ». Столбец CСт. — это вентиль И. Это устройство называется неполный сумматор (англ. half adder, дословный перевод – полусумматор). Почему именно «полу-» будет ясно из следующего раздела.

Рис. 1. В полусумматоре для выхода Σ используется вентиль «Исключающее ИЛИ», для CСт. – вентиль И.
Рис. 1. В полусумматоре для выхода Σ используется вентиль «Исключающее ИЛИ», для CСт. – вентиль И.

Или вот схема для нашего устройства в стилистике «лестничных» диаграмм:

Рис. 2. Неполный сумматор, реализованный с помощью релейной логики.
Рис. 2. Неполный сумматор, реализованный с помощью релейной логики.

См.также

Внешние ссылки