Электроника:Цифровая электроника/Цифро-аналоговые и аналого-цифровые преобразования/Дельта-сигма АЦП

Материал из Онлайн справочника
Перейти к навигацииПерейти к поиску

Перевод: Макаров В. (valemak) Контакты:</br>* Habr: @vakemak</br>* Сайт: www.valemak.com</br>Перевёл статей: 656.
Проверка/Оформление/Редактирование: Мякишев Е.А.


Дельта-сигма АЦП[1]

Одной из наиболее передовых технологий АЦП является так называемая дельта-сигма АЦП, или ΔΣ (используя обозначение из греческих букв). В математике и физике заглавная греческая буква дельта (Δ) обозначает разницу или изменение, а заглавная буква сигма (Σ) обозначает суммирование: сложение нескольких членов вместе. Иногда этот тип преобразователя обозначают теми же греческими буквами, но в обратном порядке: сигма-дельта или ΣΔ.

В ΔΣ-преобразователе аналоговый входной сигнал напряжения подключается ко входу интегратора, производящего скорость изменения напряжения или наклон на выходе, соответствующую входной величине. Затем это линейное напряжение сравнивается компаратором с потенциалом «земли» (0 вольт).

Компаратор действует как 1-битный АЦП, выдавая 1 бит на выходе («высокий» или «низкий») в зависимости от того, является ли выход интегратора положительным или отрицательным. Затем выходной сигнал компаратора фиксируется триггером D-типа, работающим на высокой частоте, и подаётся обратно на другой входной канал интегратора, чтобы управлять интегратором в направлении выхода 0 вольт. Базовая схема выглядит так:

Схематическая диаграмма

Рис. 1. Базовая схема ΔΣ-преобразователя.
Рис. 1. Базовая схема ΔΣ-преобразователя.

Крайний левый операционный усилитель является (суммирующим) интегратором. Следующий операционный усилитель, на который подаётся интегратор – это компаратор или 1-разрядный АЦП. Затем идёт триггер D-типа, который фиксирует выход компаратора при каждом тактовом импульсе, посылая либо «высокий», либо «низкий» сигнал на следующий компаратор в верхней части схемы.

Этот заключительный компаратор необходим для преобразования однополюсного выходного напряжения логического уровня 0 В / 5 В триггера в сигнал напряжения +V / -V, который подаётся обратно в интегратор. Если выход интегратора положителен, первый компаратор выдаст «высокий» сигнал на вход D-триггера.

При следующем тактовом импульсе этот «высокий» сигнал будет выводиться с линии Q на неинвертирующий вход последнего компаратора. Этот последний компаратор, видя, что входное напряжение превышает пороговое напряжение ½ +V, насыщается в положительном направлении, посылая полный сигнал +V на другой вход интегратора.

Этот сигнал обратной связи +V имеет тенденцию управлять выходным сигналом интегратора в отрицательном направлении. Если это выходное напряжение когда-либо станет отрицательным, контур обратной связи отправит корректирующий сигнал (-V) обратно на верхний вход интегратора, чтобы направить его в положительном направлении.

Это концепция дельта-сигма в действии: первый компаратор определяет разницу (Δ) между выходным сигналом интегратора и нулевым напряжением. Интегратор суммирует (Σ) выход компаратора с аналоговым входным сигналом.

Функционально это приводит к последовательному потоку битов, выводимых триггером. Если на аналоговом входе 0 вольт, интегратор не будет стремиться к положительному или отрицательному нарастанию, за исключением реакции на напряжение обратной связи.

В этом сценарии выходной сигнал триггера будет постоянно колебаться между «высоким» и «низким», поскольку система обратной связи «охотится» туда-сюда, пытаясь поддерживать на выходе интегратора нулевое напряжение:

Выходные сигналы

Рис. 2. Выходные сигналы ΔΣ-преобразователя (аналоговый вход 0 вольт).
Рис. 2. Выходные сигналы ΔΣ-преобразователя (аналоговый вход 0 вольт).

Если, однако, мы применяем отрицательное аналоговое входное напряжение, интегратор будет иметь тенденцию увеличивать свой выходной сигнал в положительном направлении. Обратная связь может только добавить к линейному изменению интегратора на фиксированное напряжение в течение фиксированного времени, поэтому поток битов, выдаваемый триггером, будет не совсем таким же:

Рис. 3. Выходные сигналы ΔΣ-преобразователя (малый аналоговый вход).
Рис. 3. Выходные сигналы ΔΣ-преобразователя (малый аналоговый вход).

Подавая больший (отрицательный) аналоговый входной сигнал на интегратор, мы заставляем его выходной сигнал более круто нарастать в положительном направлении. Таким образом, система обратной связи должна выводить больше единиц, чем раньше, чтобы вернуть выход интегратора к нулю вольт:

Рис. 4. Выходные сигналы ΔΣ-преобразователя (умеренный отрицательный аналоговый вход).
Рис. 4. Выходные сигналы ΔΣ-преобразователя (умеренный отрицательный аналоговый вход).

По мере увеличения величины аналогового входного сигнала увеличивается и появление единиц на цифровом выходе триггера:

Рис. 5. Выходные сигналы ΔΣ-преобразователя (крупный отрицательный аналоговый вход).
Рис. 5. Выходные сигналы ΔΣ-преобразователя (крупный отрицательный аналоговый вход).

Параллельный вывод двоичных чисел получается из этой схемы путем усреднения последовательного потока битов. Например, схема счётчика может быть разработана для сбора общего количества единиц, выданных триггером за заданное количество тактовых импульсов. Затем этот счётчик будет указывать на аналоговое входное напряжение.

Существуют вариации на эту тему, использующие несколько каскадов интегратора и/или схемы компаратора, выдающие более 1 бита, но единая концепция, общая для всех ΔΣ-преобразователей, — это передискретизация. Передискретизация – это когда несколько выборок аналогового сигнала берутся АЦП (в данном случае 1-разрядным АЦП) и эти оцифрованные выборки усредняются.

Конечным результатом является эффективное увеличение количества битов, выделенных из сигнала. Другими словами, 1-разрядный АЦП с передискретизацией может выполнять ту же работу, что и 8-разрядный АЦП с однократной выборкой, хотя и с меньшей скоростью.

См.также

Внешние ссылки